过去几十年间，我们身边的电子产品随着科技的发展发生着巨变：从笨重的大哥大到智能手机，从老式台式机到轻薄的笔记本，总的来说，电子产品的外观愈发轻薄，功能愈发强劲。

其中最功不可没的，就是构成电子产品的基础元件：晶体管。晶体管尺度的缩小，集成度的提升，是现代电子器件科技水平的标尺。2016年最为新兴的晶体管技术可以实现1纳米（nm）的尺度，突破了之前预测的物理极限5nm。纳米是什么概念呢？一根头发丝的直径在3微米左右，一微米等于1000纳米，1纳米比一根头发丝还要细几千倍。

什么是晶体管？

或许你没有想象过，你的手机中一片不及指甲盖大小的芯片上竟然集成了数以千万计的晶体管，这些晶体管像是队列整齐、快速前进的士兵，用0和1的逻辑来实现了计算机最重要的存储和控制的功能。1947年，贝尔实验室诞生了世界上首个晶体管，是用锗（Ge）材料制成的。

晶体管是一种有逻辑功能的最基础的电子器件，它的基本结构如下图，主要包括栅极（Gate）、源极（Source）以及漏极（Drain）。电流从源极流入漏极，而栅极像一道水闸一样控制着电流的导通和断开，从而实现了0和1的逻辑。电流的流动也像水流一样需要一个河道，在栅极和源极之间电流导通的通道叫做沟道，沟道宽度跟晶体管栅极最小宽度基本一致。所以晶体管栅极的最小宽度是影响晶体管尺度的关键因素，被用来作为工艺尺寸的标准。

现今芯片的制造工艺常常用40nm、28nm、22nm、14nm、10nm、7nm来表示，比如Intel、三星、IBM、台积电等公司，都在为能够领跑行业先进技术持续进行着技术创新。近年Intel一直以其领先的14nm工艺技术成为行业领头羊，而今年10月，三星宣布量产10nm芯片，台积电紧随其后。另一方面，随着IBM公布了7nm的工艺测试芯片，更精微的芯片工艺竞争战役的号角被吹响。需要一提的是，这个制造工艺的数字，例如14nm指的不是晶体管的大小只有14nm，而是晶体管栅极的最小宽度。要实现这么高的集成度，企业一般采取的策略是通过光刻的手段，在一层层材料上像是雕刻家一样去掉多余的部分，刻蚀出我们需要的精细结构。

摩尔定律失效！

过去五十年间，晶体管尺度的缩小速度基本遵循着摩尔定律。摩尔定律是指当价格不变时，集成电路上可容纳的元器件的数目，约每隔18-24个月便会增加一倍，性能也将提升一倍。直到2016年年初，全球半导体行业才正式宣布摩尔定律失效。晶体管工艺尺度每缩小一次，都会让芯片的性能、功耗发生剧变，继而给我们使用的计算机、手机等电子产品的性能带来显而易见的进步。

1nm晶体管的技术：二硫化钼与石墨烯

为了提升速度和每片芯片上的元件数量，沟道长度在不断缩短，而短沟道效应随之产生。短沟道效应可能使得栅极这道闸门关不断电流，电流的泄露会使得晶体管的性能变坏。研究发现，当现在主流的硅（Si）晶体管的栅极宽度缩小到低于5nm，会出现严重的短沟道效应，所以5nm（有些地方说是7nm）被称为栅极宽度物理极限。为了突破这种极限，科研工作者们积极寻求着硅的替代品，其中，一些层状半导体因具有均匀的单原子层厚度、较低的介电常数、更大的带隙以及更重的有效载流子质量等特性得到了积极的研究，其中二硫化钼（MoS2）和石墨烯都是代表。

2016年10月，加州大学伯克利分校和斯坦福大学的学者在著名的《Science》杂志上合作发表了一篇备受关注的论文，文中展示了一种物理长度1nm的二硫化钼（MoS2）晶体管。这种晶体管用单壁碳纳米管作为栅极电极，被放置在氧化硅和氧化锆的分界面上，而MoS2作为源极和漏极之间的沟道。仿真结果显示，其有效沟道长度在关状态时约3.9nm，开状态约1nm，所以被称为1nm晶体管。

其中，单壁碳纳米管（SWCNT）是什么呢？我们知道，石墨烯是单层的碳原子排列而成的，把单原子层的石墨烯卷起来，就是碳纳米管了。而碳纳米管剪开也就成了一片薄薄的石墨烯。

1nm晶体管虽然已经实现了，但是其工业价值还有待时间的检验。在摩尔定律失效的现在，科学家追求的方向也在发生着改变。他们不再将更小更快的晶体管作为主要目标，而是从全新的角度去改变我们日常使用的电子产品，从策略上看，例如从软件层级的需要来改变硬件，从新兴技术上看，例如现在方兴未艾的量子计算机。

过去我们已经见证了电子产品的进步和飞速发展，未来我们的电脑、手机也可能会具备更为超乎想象的卓越性能。