芯片成本，并没有想象中那么贵
过去，分析师、顾问和许多其他专家曾试图估算采用最新工艺技术的新芯片的成本。他们得出的结论是，到 3 纳米节点时，只有少数几家公司能够负担得起，而到了埃级节点，可能就没人能负担得起了。
过去几个工艺节点已经发生了很大变化。越来越多的初创公司成功地制造出了先进节点芯片，其成本远远低于那些被高度引用的数字。在这些数字背后，是芯片设计和制造领域的一些广泛变化。其中包括：
许多先进节点芯片要么是用于人工智能/ML 的多重累积处理元件的高度复制阵列。与在单个芯片上集成不同元件相比，这些元件相对简单，但需要对它们的热问题、噪声以及各种用例和应用进行表征。
先进的封装技术自这些早期估计产生以来已成为主流，它允许芯片制造商将在不同工艺节点上开发的芯片或芯片组捆绑在一起，而不是试图将模拟功能推进到 5 纳米或更高的工艺节点上，这样做既昂贵又无益。
在过去，采用最新节点可确保在性能和功耗方面的市场领先地位。现在情况已不再如此。成熟节点的改进，以及涉及硬件和软件的架构变化，使许多芯片制造商可以推迟向最新节点的迁移，至少要等到这些工艺成熟到具有成本效益的程度。
早期估算的一个大问题是，这些估算是对当时可获得的最佳数据的推断。主要数据来源是《国际半导体技术路线图》，该路线图已于 2016 年被淘汰。在随后的几年中，芯片设计和制造的基本原理发生了巨大变化。
例如，许多人认为所有新芯片都将填充一个网罩，设计的尺寸和复杂性将继续增长。在某些情况下，复杂性确实增加了--远远超过了所有最新功能都能在单个网纹管上实现的程度--但其中许多新功能都是采用最新工艺几何形状和既定工艺节点混合开发的。在其他情况下，封装中的加工元件数量增加了，但复杂性实际上却降低了。
软件是另一个决定性因素。并非所有软件都需要从头开始开发。此外，Arm、NVIDIA 以及越来越多的 RISC-V 设计都有大量现成的工具和生态系统。几乎所有大型 EDA 公司都在人工智能/ML 领域投入巨资，以缩短和改进设计流程，特别是在软件调试方面，以及通过强化学习更有效地利用整个公司的专业知识方面。
一些鲜明的数字
早在 2018 年，也就是上一次有人做出这样的估算时，IBS 发布了图 1 所示的图表。该图将 5nm 芯片的成本定为 5.422 亿美元。如果这是真的，那么今天显然只有三分之二的芯片在生产，而且可能没有人会把目光投向 3nm 以上的芯片。
图 1. 生产新芯片的成本。
来源：IBS 2018 IBS 2018
如果我们回到几年前，将其与 IBS 在 2014 年制作的图表进行比较（见图 2），我们可以看到这些估算值是如何随着时间的推移而变化的。
图 2. 生产新芯片的成本。
来源：IBS 2014 IBS 2014
请注意，16 纳米/14 纳米的估计成本从约 3.1 亿美元降至 1.06 亿美元。再往前追溯，28 纳米从约 8,500 万美元降至 5,100 万美元。这究竟是预估成本的超调，还是反映了新节点成熟后成本的急剧下降，还有待商榷。但是，如果将最新数据折算成类似的金额，那么 5 纳米芯片的成本将在 2.8 亿美元左右，7 纳米芯片的成本约为 1.6 亿美元。
"西门子数字工业软件公司市场营销和业务开发高级总监 Isadore Katz 说："考虑一下高通公司或英伟达公司吧。西门子数字工业软件公司高级营销总监 Isadore Katz 说："如果制造一款新芯片真的需要花费 5.42 亿美元，那么只有它们和其他几家公司有能力去做。但他们不会用 5 纳米制造芯片。他们将采用一种架构，在该架构上进行一些创新，作为过渡到新工艺节点的一部分，然后他们将开发在该工艺节点上运行的部件系列。
很少有公司公布自己的实际成本，但你可以通过查看公司获得的风险投资，了解他们在发布第一款芯片时烧掉了多少钱，从而找到粗略的成本。"Innovium最初的芯片是用1.5亿美元打造的，后来他们又以1亿美元的价格进行了新一轮融资，资助了多代产品，"Achronix公司产品规划高级总监尼克-伊利亚迪斯（Nick Ilyadis）说。"自2014年成立以来，Innovium在10轮融资中总共获得了4.02亿美元的资金，在2021年以10亿美元的价格出售给博通公司时，手头仍有1.45亿美元的现金。他们的第三代芯片采用 7 纳米工艺制造"。
成本的很大一部分是先行者的惩罚。"Ansys 产品营销总监 Marc Swinnen 说："与大型数字芯片相关的费用已经爆炸性增长。"这就是那些大标题数字的来源。如果你看看苹果公司创建一个新芯片需要多少时间，那就是 18 个月、数百名设计师、许可证、全新的掩膜集和先进的工艺。这就是成本上升的时候。但如果你能使用旧的节点，这些成本现在就会低得多。
这些数字中还可能隐藏着一些成本。"西门子的卡茨说："重新表征新晶体管的功能、使掩膜制造能力到位、了解制造问题、创建提取模型，确实需要大量投资。"但是，我们正在利用以前节点上的经验教训，一旦我们完成了这些构建模块、BSIM-CMG 模型、提取模型、芯片变化和金属化，我们就能够利用上层的参数化或独立于工艺的技术"。
这些数字让其他人感到好奇。"Arteris公司负责解决方案和业务开发的副总裁Frank Schirrmeister说："这是我12年前绘制的一张图表（见图3）。"我从 IBS 收到了四、五组数据，但无法公布这些数字，因此我绘制的图表是支出类别的平均值。这显示了芯片开发的主要步骤。它沿着 x 轴显示了从 RTL 开发到出带的时间轴。然后在 Y 轴上显示了占整个项目工作量的百分比"。
图 3：制作芯片所需的时间和精力。
资料来源：Frank Schirrmeister Frank Schirrmeister
根据图 3，您可以考虑其中是否有任何一项会随着时间的推移而变化，或随着尺寸或生产节点的变化而变化。例如，人们常说验证成本会随着芯片尺寸的增大而呈二次曲线上升，但历史证明并非如此。"Ilyadis 说："验证成本确实会上升，因为设计越大，模拟所需的时间就越长，你必须生成的测试用例就越多。Ilyadis 说："你可以使用前几代的基准测试，并继续运行它们。然后是与新增功能相关的新测试。这就需要更多的服务器、更大的服务器、更多的磁盘。这些都会作为额外成本波及基础设施。
基础设施是否包含在公布的成本中？"Arteris公司的Schirrmeister说："了解这些数字的细节才是关键。"所有的软件都包括在内吗？其中包括多少新的 RTL 开发？需要多少验证？需要购买仿真器吗？当你考虑掩膜的成本时，这至少触及了这些芯片的数量级。"
有些成本确实会随着时间的推移而下降。"Ilyadis 说："当你考虑 IP 的成本时，你要么必须开发 IP（这需要使用内部工程资源），要么必须获得许可（这意味着你要向供应商付费）。伊利亚迪斯说："通常情况下，许可证会附带支持和维护，这就是现金支出。然后是工具成本。每一代产品都需要一套新的工具，因为路由变得更加复杂，或者需要考虑更多因素。还有开发芯片团队的人力成本。此外，你还必须制造测试夹具，甚至是展示芯片的产品。现在，我们已经跳出了芯片本身的范畴，但所有这些都与实际的芯片开发以及将芯片推向市场所需的条件有关。然后，就是那份源源不断的礼物--软件。大多数芯片都具有某种可编程性。除此之外，还有制造，包括测试仪、测试夹具和用于加速寿命测试的预烧夹具。
即使是知识产权成本也可能是一个重要的变量，特别是如果考虑到购买知识产权所节省的时间，或与开发知识产权相关的间接成本。"SoC设计成本和复杂性的增加给计算基础设施带来了更大的压力，"Arm基础设施业务线产品管理高级总监Brian Jeff说。Arm 基础架构业务线高级产品管理总监 Brian Jeff 说："这推动了定制硅片的发展趋势，以便为特定工作负载提供专门处理，并实现大规模增效。通过开发具有可定制基础的 IP，IP 提供商可以承担合作伙伴不得不在设计后重复设计的许多常见集成、验证和确认任务。这样，合作伙伴就可以将资源集中在那些能帮助他们实现差异化的功能上，并根据他们的工作量设计出完整的芯片。在一个例子中，一家合作伙伴将其高端基础设施 SoC 的开发成本降低了 80 个工程年"。
许多成本都是递增的。"卡茨说："我们不会在不同工艺节点之间重新学习所有东西。"我们记住我们必须做的事情。我们在参数化或设计工件的表示方面投入了大量精力，从最顶层的测试平台、描述 IP 的方式、阐明定制逻辑和加速器的方式，一直到如何布局单元。我们了解哪些地方需要调整，并通过刻度盘和旋钮进行修正。节点之间不会从零开始。即使我们改变了晶体管表面的工作方式，或者我们重组了第一层个性化金属的工作方式，我们也需要花费额外的时间对其进行特性分析。我们需要花更多的时间来了解如何提取这种特性，我们可能需要对我们的电池设计进行微小而适度的调整，以适应这种特性。但基本拓扑结构是存在的。
开发成熟的 IP 可以在多代芯片中重复使用。英特尔、AMD、Marvell、博通、英伟达和高通等公司都在内部开发大量的 IP。其中一些以芯片的形式出现，这些芯片可以在预先确定的架构中得到充分的表征和重复使用。这样做的代价是内部专业技术，但也减少了现场的意外情况，而且没有许可成本。
EDA成本
每个节点都会产生一些新的问题和挑战，这往往需要 EDA 供应商在新工具或流程创建方面进行大量投资。在新节点出现时，许多工具都很简陋，解决方案也是东拼西凑，不知道能用什么技术来解决问题。
随着时间的推移，业界逐渐了解到哪些方法有效，哪些方法无效，流程也随之改进，最终实现自动化。"Ansys 的 Swinnen 说："许多挑战都是靠蛮力克服的。"他们利用现有的工具和足够多的人员，使其发挥作用。这需要与供应商密切合作。这不是普通主流芯片设计人员所能掌握的流程。随着时间的推移，我们向他们学习，他们也向我们学习。工具越来越好，自动化程度越来越高，粗糙的边缘已经被磨平，中间的人工步骤也减少了。这使得生产率大大提高。
不过，今天行得通的方法将来可能行不通。"卡茨说："你必须对一系列事情进行规划。"我参与过定时、工艺变化和接地反弹等方面的工作。当你把电压阈值降到 1V 以下时，很多问题都会出现。这在我们进入 14 纳米时还是未知数。如今，人们已经明白了这一点。人们理解了设计的时序或布局中可能出现的问题。他们了解在金属对延迟和时序的影响方面必须注意的因素，他们也越来越意识到一些物理副作用、对突波噪声的敏感性、对漏电的敏感性。这些都是游戏手册的内容。这本手册将带你走过过去 10 年或 15 年中的每一个难题。如何解决这些问题？如何实现自动化？或者说，如何设计解决这些问题？
图 4 是另一张值得重新审视的旧图表。安德鲁-卡亨（Andrew Kahng）和加里-史密斯（Gary Smith）在 2001 年对设计成本进行了分析，以说明新的 EDA 发展如何影响生产率。该分析报告于 2002 年由 ITRS 出版。
图 4：2001 年 ITRS 的新设计成本模型 资料来源：《2002 年高质量电子设计国际研讨会论文集》：2002 年优质电子设计国际研讨会论文集
虽然这显示了 ESL 等从未出现过的未来技术，但其他技术却出现了。ITRS 随后的出版物显示，开发成本在一定程度上保持稳定，只是随着时间的推移成本略有增加。图 5（如下）是他们 2013 年的图表。
图 5：EDA 对集成电路设计成本的影响，资料来源：Andrew Kahng，2013 年：Andrew Kahng，2013 年
开发成本的确会增加，尤其是新节点的开发成本。"Ilyadis 说："工具越来越复杂，必须与设计规模相匹配。Ilyadis说："通常情况下，这些更新的工具可能会增加25%的成本，而这正是工具公司赚钱的地方。他们必须进行开发，必须在工具上下功夫，使其与下一代 IP 兼容，并应对出现的任何新挑战，因此他们会将开发成本作为增加的许可费转嫁给你。
但主流开发商的情况并非如此。"在半导体设计经济学中，EDA 工具的成本从来都不是一个关键的考虑因素，"Swinnen 说。"这是有人必须担心的成本因素，但在芯片设计的整体经济学中，EDA 从来不是决定性因素。决定因素是制造。EDA 对设计成本的影响更多地体现在生产率上。
我们看到的是，与 EDA 工具相关的基础设施成本正在迅速增加。"Schirrmeister 说："随着人工智能被引入工具套件，人们很容易开始对设计空间进行更多探索。"图表中的每一个数据点都意味着在云中运行的额外容量和周期。为了获得最佳的实施效果，你现在需要花费更多的计算精力。过去是人乘以时间和一些基础设施成本，现在变成了成本的重新分配，计算成本本身在整个成本等式中的作用要高得多。"
结论
没有任何一款芯片的开发成本能达到已公布的数字，原因很简单，没有任何一款芯片是真正从一张白纸开始的。这个行业的一切都建立在知识产权再利用的基础上，其中一些被捆绑在知识产权块中，一些被捆绑在 BSIM 模型中，还有一些被捆绑在创办新公司的工程师的头脑中。软件业也是如此，甚至更多，因为软件业总是建立在大量代码库的基础上。
但是，这些数字对于前沿设计来说都是正确的数量级。重要的是要了解与开发相关的总成本，而不是仅仅关注硅片的生产。
👇👇 点击文末【阅读原文】，可查看原文链接！
免责声明：文章内容系作者个人观点，半导体芯闻转载仅为了传达一种不同的观点，不代表半导体芯闻对该观点赞同或支持，如果有任何异议，欢迎联系我们。
推荐阅读
关注全球半导体产业动向与趋势
欢迎关注【半导体芯闻】
公众号ID：MooreNEWS